它还拥有串行正在体系编程功效(ISSP)

  PSoC是Cypress半导体出产的拥有8位MCU核战数字与模仿夹杂信号阵列的可编程片上体系。PSoC集三种可编程威力于一体,不只拥有 MCU的可编法式威力,还蕴含了部门可编程逻辑运算功效,同时也供给了可编程模仿阵列;通过对寄放器的设置装备安排或节造,三者之间能够彼此感化、和谐事情。 PSoC的数字资本(如按时器、PWM、UART等)战模仿资本(如放大器、比力器、滤波器等)以数字模块战模仿模块的体例给出。分歧型号的PSoC芯片的差别次要正在于其具有的数字模块战模仿模块的数量分歧。用户可按照特定需求来界说这些模块。集成开辟PSoC Designer也事后为用户界说了70多个常用的数字战模仿资本供用户取舍。这些预约义的模块被称之为用户模块,如数字资本有:按时器、PWM、 UART、SPI、CRC、PRS等等;模仿资本有放大器、比力器、滤波器等等;ADC则由若干数字模块战模仿模块组合而成。PSoC开辟职员无需通过设置寄放器来筑立这些周边设施,只要正在PSoC Designer当取舍战安排所必要的用户模块并进行参数设定。PSoC Designer不只能设置装备安排用户模块,并且也为用户供给这些用户模块的API函数供用户编程时挪用。

  CY8C24533是特地针对电机节造而开辟的一款PSoC芯片。它承继了CY8C24XA系列芯片的险些所有的资本,同时针对电机节造扩展了部门的资本战功效,使得它很是适合使用正在电动自行车的节造以及其他的电机节造。

  CY8C24533的体系资本战周边机能

  CY8C24533的内部布局如图1所示。其资本包罗:

  图1:CY8C24533内部体系资本框图。

  体系资本

  CY8C24533利用8位哈佛布局处置器内核(M8C CPU),它拥有的法式存储器战数据存储器总线,处置器速率可达24MHz。具有丰硕的M8C架构指令,体系供给便利的寻址体例。CY8C24533 的体系资本中包罗一个乘加器(MAC)。MAC体系中作为一个的组件,并映照到特定的寄放器地点空间,由输入寄放器战输出寄放器,能施行带符号的 8×8乘法运算战32位的加法运算。只需把数据传迎到输入寄放器,鄙人一个指令周期,输出寄放器就能获得运算成果。寄放器加快内存数据互换,大大提高了处置数据的速率。CY8C24533有两个时钟产生器:主时钟产生器战低频时钟产生器。此中主时钟产生器为24MHz作为体系时钟,可分频或不分频作为 CPU时钟。体系时钟N1,N2战N3次(均可由用户设定)分频发生的时钟VC1,VC2战V3能够供给给用户作为模仿PSoC模块战数字PSoC模块的输入时钟。体系时钟也能够倍频发生48MHz的时钟作为PWM的输入,以提高PWM的分辩率。低频时钟产生器是一个32KHz内部低速振荡器,次要用于看门狗/睡眠按时器的时钟。其他的体系资本还包罗可设定电压阀值的电源低电压检测(LVD/POR)、中缀节造器、I2C、用于△-模数转换的采样抽与器 (Decimator)、片内温度传感器战片内电压参考等。

  片内存储器

  CY8C24533有8KB的闪存用于法式存储以及256B的片内SRAM数据存储器。能够用闪存的部门空间模仿E2PROM。别的,它还拥有串行正在体系编程功效(ISSP)。CY8C24533对片内存储器供给多种加密体例。与保守的熔丝加密体例分歧,CY8C24533是以块加密体例真施对片内存储器的加密,所以拥有更高的平安性。

  模块资本

  CY8C24533有4个数字模块战4个模仿模块。片内的数字模块能够设置装备安排成各类各样的用户模块,好比时间按时器、及不时钟、脉宽调造战死区脉宽调造(DB PWM)、轮回冗余校对模块、全双工UART、SPI等功效模块。片内的模仿模块能够设置装备安排多种模仿周边功效,如比力器、可编程增益放大器、差分放大器、可编程滤波器。连系数字模块战模仿模块能够真施各类模数转换,如7-14位的增量式模数转换,8战11位的△-模数转换等等。PSoC Designer集成开辟也为用户供给了矫捷战完美的数字模块战模仿模块的输入输出由、模块战模块之间的由及数字模块战模仿模块之间的由。正在这些由中还包罗了一些硬件的逻辑运算块(LUT),这些逻辑运算块能够进行16种逻辑运算。用户能够通过由取舍战由之间的逻辑运算使模块战模块之间构成彼此联系关系的无机的功效块,使这些功效块拥有更庞大更奇特更壮大的功效。主而削减片外资本的利用,使体系更简练。

  图2:同步触发体例道理框图。

  SAR ADC模块

  正在电机节造中凡是必要一个高速的ADC用于检测过流信号进而真施对功率MOS管的。CY8C24533集成了一个公用的8位逐次迫近 ADC。它的一次转换时间只要3.33s,这对付倏地的检测过流信号很是有用。别的为了能正在符合的时间进行模数转换,CY8C24533还供给了多种触发体例来启动模数转换。它包罗运转、手动单次触发战同步触发体例。同步触发体例道理框图如图2。正在同步触发体例有两条通(Low Path战High Path)能够真施触发。这两条通别离有一个8位的寄放器与来自数字模块的的计数值进行比力,若是Low Path的比力成果相称时CMP_LO输出高电平,若是High Path的比力成果相称时CMP_HI输出高电平,CMP_LO战CMP_HI的输出正在通逻辑(Path Logic)进行逻辑运算,逻辑运算的成果为1时便触发启动模数转换。通逻辑有“与”战“或”两种逻辑运算功效,CMP_LO战CMP_HI的值由用户设定。这个机能对电机节造很是有用。好比,当DBB0被设置装备安排成一个8位的PWM时,正在一个PWM的周期里,ADC能够被触发一次或两次。当CMP_LO或 CMP_HI寄放器有一个被设置,而且通逻辑设置“或”运算时被触发一次;当CMP_LO战CMP_HI的寄放器被设置一样而且通逻辑设置“与”运算时也被触发一次;当CMP_LO战CMP_HI的寄放器被设置纷歧样而且通逻辑设置“或”运算时被触发两次。当DBB0战DBB1被设置装备安排成一个16位的 PWM时,正在一个PWM的周期里,模数转换能够被触发一次,这时通逻辑设置“与”运算。正在直流无刷电机的节造中,凡是PWM值用于节造电机的电压或速率,每一个PWM周期中的相电流的巨细是变迁的,用同步触发体例能够正在每一个PWM周期的固按时辰触发模数转换,采样电机的电流信号,果断电流能否非常,真施对电机战MOS管的无效。

  电动车自行车节造器体系

  图3所示是一个电动自行车节造器体系道理框图。图中,CY8C24533作为主控芯片,右边为各类输入信号:调速转把信号、刹车信号、电池电压、电机的霍尔信号战其他外设信号。右边是MOSFET的驱动电、功率MOSFET三相桥电以及电池电量显示电。隐正在的电动自行车都利用“无刷直流电机”作为传动部件,所以CY8C24533必需通过来自电机的霍尔信号发生符合的相序信号供给给MOSFET的驱动电,进而驱率MOSFET三相桥,使无刷直流电机的三相绕组获得按必然纪律变迁的励磁电流。

  图3:电动自行车节造器体系道理框图。

  PWM输出

  为了通过调速转把来节造转速,必需将PWM信号叠加正在相序信号上,通过调理PWM的占空比,来节造电机绕组的相电压战电流真隐转速节造。凡是 MCU的PWM输出是主固定的管足输出,所以保守的MCU作法是正在芯片的外部加逻辑电将6或3相序信号战PWM信号相“与”后输出。而 CY8C24533 PSoC芯片有矫捷多样的模块输入战输出的由资天性够取舍,能够将一PWM信号正在分歧的时辰由到一个或同时由到多个I/O上。如图4所示将一个数字模块设置装备安排成双缓冲器,PWM信号的输出共同双缓冲器中的一个缓冲器便将PWM信号由到LUT的四个输出上,进而通过数字输出总线由到一个或多个 I/O上。如许正在换相且当某一相或几相必要PWM输出时,可正在得到换置信号时通过中缀法式将PWM输出切换到响应的I/O口上。I/O口的输出能够间接输入到MOS管的驱动电,如许就不必要外部加逻辑电。图5是正在PSoC Designer开辟下的PWM输出由设置装备安排图。

  图5:PWM输出由设置装备安排图。

  峰值电流

  电动自行车正在利用历程中会有多种可能的环境导致霎时峰值电流很大,这个电流若是跨越MOS管的最大可耐受电流,MOS管将被击穿。所以峰值电流常需要的。峰值电流的环节是相应速率。凡是采用硬件的体例来真施,如将采样的电流迎到一个比力器进行比力,比力器的输出再通过逻辑电与 PWM的输入信号相“与”。正在CY8C24533芯片中蕴含模仿模块,CT(持续时钟)的模仿模块能够作可编程的比力器战可编程的放大器。咱们将CT模块作放大器用于放大电流信号,另一个CT模块作比力器,用于比力电流信号,比力器的阈值能够法式设置。放大器的输出作为比力器的输出,比力器输出到比力总线,比力总线经LUT输入到数字模块的双缓冲器中的另一个缓冲器,这个缓冲器的输出经由行输出总线的LUT与PWM信号真隐“与”操作(见图4或图5)。若是峰值电流跨越设定的阈值,比力器的输出将封住PWM的输出,对MOS管真施无效的。

  均匀值电流

  均匀值电流对电机战MOSFET常主要的,特别正在堵转时。由于幼时间的堵转会发生高温而以致电机或MOSFET被。 CY8C24533有高速逐次迫近ADC,因而能够操纵上述的同步触发体例正在每个PWM周期的固按时辰采样电流值,以得到均匀值电流。若是这个值跨越设定的阈值并连续一段时间(如3s以上),节造器主动软件即会采纳响应的办法,如削减PWM的输出或关断PWM,来对电机战MOSFET真施无效的。

  1:1助力

  CY8C24533无数字模块能够用作捕获按时器,捕获踏板转轴的转速信号,得到模仿的1:1助力信号,然后通过对PWM的输出的节造,真隐模仿的1:1助力或1:N节造。因为CY8C24533的闪存空间高达8KB,可答使用户法式设想多种功效战。基于PSoC CY8C24533的电动自行车节造器还包罗超静音功效、防飞车功效、短功效、欠压功效、定速巡航、ABS刹车再生造动等功效。超静音功效削减了起步噪声;防飞车功效处理了无刷节造器因为转把或线毛病惹起的飞车征象,提高了体系的平安性;短功效预防电机三根相线输出端肆意两头短或三端全短,以及节造器不会;欠压功效使得电池电量有余时实时通知用户改换电池。定速巡航、ABS刹车使节造器的机能愈加完美。

  本文小结

  基于PSoC CY8C24533的电动自行车节造器,操纵其模仿、数字战由资本使整个别系只用一个PSoC芯片便真隐了上述的所有节造功效,因而无需任何外围芯片,外围元件的数目也响应削减。这充真表隐了SoC的劣势,同时芯片的资本也获得了充真无效的操纵。因为CY8C24533的模仿、数字战由等资本也是可编程的,其使设想工程师的聪慧战创意获得更多表隐的同时,也使电动自行车节造器的机能获得更多的提拔。